La segmentació de nivell d'instrucció , també anomenada pipelining, és una tècnica emprada en el disseny de processadors, basada en la divisió de l'execució de les instruccions en etapes, aconseguint així que una instrucció comenci a executar-se abans que hagin acabat les anteriors i, per tant, que hi hagi diverses instruccions En procés simultàniament.
Cadascuna de les etapes ha de completar les seves accions en un cicle de rellotge, passant els seus resultats a l'etapa següent i rebent de l'anterior. Per això és necessari emmagatzemar les dades en registres intermedis. Qualsevol valor que pugui ser necessari en una etapa posterior s'ha d'anar propagant a través d'aquests registres intermedis fins que ja no sigui necessari.
Per aconseguir la segmentació és necessari que una instrucció utilitzi només una etapa en cada cicle d'execució.
Ja que totes les etapes han de trigar el mateix en la seva execució, el temps de cicle serà el de l'etapa més lenta, més el del retard provocat per la utilització dels registres intermedis. Comparant aquest esquema amb el multicicle, el temps de cicle serà més lent, però el CPI (Cicles Per Instrucció) serà menor, cosa que provoca un augment del rendiment. Ja que si no tenim en compte els riscos estructurals (que poden provocar parades en el pipeline), en cada cicle de rellotge haurìem d'acabar d'executar una instrucció (CPI = 1).