CAS latence (zkratka CL, anglicky Column Address Strobe, též časování paměti) udává dobu, kterou je potřeba čekat před následujícím čtení z operační paměti v počítači.[1][2] U asynchronních pamětí DRAM je doba uváděna v nanosekundách (absolutní čas).[3] U synchronních SDRAM pamětí (např. DDR4) je udávána v cyklech taktovacích hodin, a proto je stejná čekací doba u vyšších frekvencí reálně kratší. Čím menší je hodnota CL, tím je práce s pamětí rychlejší a takový DIMM modul je obvykle i dražší.
- ↑ STOKES, Jon "Hannibal". Ars Technica RAM Guide Part II: Asynchronous and Synchronous DRAM [online]. Ars Technica, 1998–2004. Dostupné online. Je zde použita šablona
{{Cite web}}
označená jako k „pouze dočasnému použití“.
- ↑ JACOB, Bruce L. Synchronous DRAM Architectures, Organizations, and Alternative Technologies. [s.l.]: University of Maryland, December 10, 2002. Dostupné online. Je zde použita šablona
{{Citation}}
označená jako k „pouze dočasnému použití“.
- ↑ Memory technology evolution: an overview of system memory technologies. [s.l.]: HP, July 2008. Dostupné online. Je zde použita šablona
{{Citation}}
označená jako k „pouze dočasnému použití“.