Arquitectura de memoria multicanal

En los campos de la electrónica digital y el hardware informático, la arquitectura de memoria multicanal es una tecnología que aumenta la tasa de transferencia de datos entre la memoria DRAM y el controlador de memoria al agregar más canales de comunicación entre ellos. Teóricamente, esto multiplica la tasa de datos exactamente por el número de canales presentes. La memoria de doble canal emplea dos canales. La técnica se remonta a la década de 1960 y se utilizó en IBM System/360 Model 91 y en CDC 6600.^[1]​

Los procesadores modernos de escritorio y estaciones de trabajo de gama alta, como la serie AMD Ryzen Threadripper y la línea Intel Core i9 Extreme Edition, admiten memoria de cuatro canales. Los procesadores de servidor de la serie AMD Epyc y las plataformas Intel Xeon brindan soporte al ancho de banda de la memoria desde el diseño del módulo de cuatro canales hasta el diseño de ocho canales.^[2]​ En marzo de 2010, AMD lanzó los procesadores de la serie Socket G34 y Magny-Cours Opteron 6100^[3]​ con soporte para memoria de cuatro canales. En 2006, Intel lanzó conjuntos de chips compatibles con memoria de cuatro canales para su plataforma LGA771^[4]​ y más tarde en 2011 para su plataforma LGA2011.^[5]​ Se diseñaron conjuntos de chips de microcomputadoras con aún más canales; por ejemplo, el conjunto de chips de AlphaStation 600 (1995) admite memoria de ocho canales, pero la placa posterior de la máquina limita el funcionamiento a cuatro canales.^[6]​

1. ↑ Jacob, Bruce; Ng, Spencer; Wang, David (2007). Memory systems: cache, DRAM, disk. Morgan Kaufmann. p. 318. ISBN 978-0-12-379751-3. 
2. ↑ jpringle (12 de septiembre de 2017). «Benchmarking Epyc, Ryzen, and Xeon: Tyranny of Memory». Regional Ocean Modeling System. Consultado el 23 de abril de 2021. 
3. ↑ «Opteron 6000 Series Platform Quick Reference Guide». AMD. Archivado desde el original el 12 de mayo de 2012. Consultado el 15 de octubre de 2012. 
4. ↑ 5000P memory controller, Intel ..
5. ↑ Intel LGA2011 socket x68 express chipset pictured, Tech power up ..
6. ↑ John H. Zurawski; John E. Murray; Paul J. Lemmon, «The Design and Verification of the AlphaStation 600 5-series Workstation», HP 7 (1), archivado desde el original el 25 de febrero de 2021, consultado el 4 de marzo de 2023 ..