Back معالجة عنقودية متعددة النياسب Arabic AMD Bulldozer Catalan AMD Bulldozer Czech AMD Bulldozer German Bulldozer (microarchitecture) English AMD Bulldozer Estonian AMD Bulldozer Finnish Bulldozer (microarchitecture) French Bulldozer (mikroarchitektúra) Hungarian Bulldozer (microarchitettura) Italian
| Bulldozer | ||
|---|---|---|
| Información | ||
| Tipo | Microarquitectura | |
| Fabricante | ||
| Fecha de lanzamiento | 2011 | |
| Descontinuación | 2014 | |
| Datos técnicos | ||
| Frecuencia de reloj de CPU | 2,8GHz — 4,2GHz | |
| Longitud del canal MOSFET | 32 — 28 | |
| Conjunto de instrucciones | x86, MMX, SSE, SSE2, SSE3, SSSE3, x86-64, SSE4.1, SSE4.2, AES, AVX, FMA4, XOP | |
| Microarquitectura | AMD Bulldozer | |
| Se conecta a | ||
| Zócalo(s) |
| |
Bulldozer es el nombre en código de la microarquitectura diseñada por la empresa AMD, sucesora de la conocida microarquitectura AMD K10. El chip está diseñado para disipar entre 10 y 125W TDP. Los núcleos Bulldozer soportan todas las instrucciones actualmente implementadas en procesadores Intel (incluyendo SSSE3, SSE4.1, SSE4.2, AES, CLMUL, y AVX) junto a otros sets de instrucciones propuestos por AMD (XOP y FMA4).[1][2]
- ↑ «AMD64 Architecture Programmer’s Manual Volume 6: 128-Bit and 256-Bit XOP, and FMA4 Instructions». AMD. 1 de mayo de 2009. Archivado desde el original el 20 de mayo de 2009. Consultado el 8 de mayo de 2009.
- ↑ «Striking a balance». Dave Christie, AMD Developer blogs. 7 de mayo de 2009. Archivado desde el original el 5 de abril de 2012. Consultado el 8 de mayo de 2009.