Zen 2 | |||||
---|---|---|---|---|---|
Información | |||||
Tipo | Microarquitectura | ||||
Desarrollador | AMD | ||||
Fabricante |
TSMC (Chip del núcleo del procesador (Core die)) GlobalFoundries (Chip de la interfaz E/S (I/O die)) | ||||
Fecha de lanzamiento | julio de 2019 | ||||
Datos técnicos | |||||
Memoria | DDR4 | ||||
Longitud del canal MOSFET | 7 nm (TSMC)[1][2] | ||||
Número de núcleos | Hasta 64 | ||||
Caché L1 | 64 KiB por núcleo | ||||
Caché L2 | 512 KiB por núcleo | ||||
Tipo de zócalo |
AM4 SP3 sTRX4 | ||||
Marcas comerciales | |||||
Nombre (s) de código de producto | |||||
Matisse (Escritorio) Rome (Servidores)[2] Castle Peak (Escritorio de alto rendimiento) Renoir (Portátiles) | |||||
Cronología | |||||
| |||||
Zen 2 es el nombre en clave para el sucesor de las microarquitecturas Zen y Zen+ de AMD, fabricado con tecnología de nodo de MOSFET de 7 nanómetros de la compañía TSMC y alimentando la tercera generación de procesadores Ryzen, conocidos como Ryzen 3000 para los chips de escritorio de segmento general y Threadripper 3000 para sistemas de escritorio de alta gama.[3][4] Los procesadores de la serie Ryzen 3000 se lanzaron el 7 de julio de 2019,[5][6] mientras que los procesadores Epyc para servidores basados en Zen 2 (con nombre en clave "Rome") se lanzaron el 7 de agosto de 2019.[7] En noviembre de 2019 se lanzó otro procesador Ryzen 9, el 3950X. En la CES de 2019, AMD mostró una muestra de ingeniería de un Ryzen de tercera generación que contenía un chiplet (conjunto de chips o pastillas de circuito integrado) con ocho núcleos y 16 hilos. La CEO de AMD, Lisa Su, decía que esperaba más de ocho núcleos en la alineación final de los procesadores Ryzen 3000.[8] En la Computex de 2019, AMD reveló que los chips Zen 2 "Matisse" tendrían hasta 12 núcleos,, y unas semanas más tarde también se reveló un chip de 16 núcleos en la E3 2019.[9][10]
Zen 2 incluye mitigaciones a nivel de hardware de la vulnerabilidad de seguridad de "Spectre".[11] Los procesadores EPYC basados en Zen 2 utilizan un diseño en el cual varias pastillas de circuito integrado o chips (hasta ocho en total), fabricadas en un proceso de litografía de 7 nm (conocidas como "chiplets") son combinadas con un chip de 14 nm encargado de la interfaz E/S (I/O die) en cada encapsulado de módulos multichip (MCM). Con este diseño de chip, hasta 64 núcleos físicos y 128 hilos en total (con multihilo simultáneo o SMT) son soportados por zócalo.[12] Zen 2 entrega aproximadamente un 29% más instrucciones por ciclo que zen.[13]