Faasilukk

Faasilukk ehk PLL (lühend inglise k sõnadest Phase-Locked Loop) ehk automaatne faasijärgse sünkroonimise süsteem AFSS (vene k. ФАПЧ, Фазовая автоподстройка частоты) on sageduse järgimise automaatne süsteem, milles juhitava sagedusega generaatori (VCO lühendina ingliskeelsest Voltage-Controlled Oscillator) sageduse juhtimine toimub tagasisidega süsteemis faasivea järgi.

Üks kõige laiemalt tuntud faasiluku tehnilisi lahendusi on elektroonikalülituse kujul realiseeritud seade, milles juhitava sagedusega ostsillaatori (VCO) genereeritava väljundsignaali sagedust f_out ja selle kaudu ka tema väljundsignaali faasiolekut (mis teatavasti on integral sagedusest) mõjutatakse faasidetektori abil nii, et tüüritava ostsillaatori VCO väljundsignaali sagedus f_out oleks võrdne süsteemi sisendisse, mis ühtlasi on faasidetektori üks sisenditest, antava signaali y(t) sagedusega. Seda sisendsignaali y(t) (Laplace'i teisendusena tähistatud Y(s)) nimetatakse, rakendusest olenevalt ka etteande-, võrdlus-, seade- või tugisignaaliks.

Faasinihe sisendsignaali y(t) ja ostsillaatori väljundsignaali vahel ehk faasiviga võiks ideaalsel juhul olla nullilähedane. Aga, olenevalt rakendusest, võidakse leppida ka küllat suurte faasinihetega. Ainult nendel juhtudel, kui see faasinihe ehk faasiviga on põhimõtteliselt oluline, püütakse süsteemi struktuuri ja elementide parameetrite valiku abil saavutada piisavalt väike faasiviga. Stereodekooderites, näiteks, tagab 1° suurune faasiviga stereokanalite vahelise ülekostvuse umbes -40 dB tasemel. Vektormeetriliste mõõtmiste süsteemides kasutatavate PPLide puhul loetakse küllalt heaks 0,1° suurust faasiviga, mille puhul kvadratuursete komponentide ülekostvus(viga) on 0,1% suurusjärgus.

PLLis sõltub faasidetektori väljundsignaal süsteemi sisendsignaali faasi ja juhitava generaatori väljundsignaali faasi vahest. See nende faaside erinevusele (faasivahele) vastav signaal on PLLi kui tagasisidestatud süsteemi jaoks veasignaaliks. Pärast PLLi kui tagasisidestatud süsteemi stabiilseks toimimiseks vajaliku sageduskorrektsiooni/korrektori läbimist ja vajaduse korral ka täiendavat vahelduvkomponentidest puhastamist (nende väljafiltreerimist) ja võimendamist rakendub see signaal tüüritava ostsillaatori (VCO) juhtsisendile.

PLL staatiline sagedusviga on teoreetiliselt nulline, seda sõltumata faasivea suurusest. Praktiliselt on signaalitehnilistel ja osaliselt mõõtmistehnilistel põhjustel lõpliku aja jooksul täheldatavad kõrvalekalded, mida võib käsitleda sagedusveana. Faasivea osas võib samuti esineda müra ja häireid.

Praktikas on tehtud, näiteks, lülitusi, mille puhul sünkroonimise viga, st radiaanides mõõdetud faaside erinevus ei ületa 0,001 rad (0,057 kraadi).

PLL-lülituste kohta on kasutatud ka termineid "faasihaardelülitus"^[1] ja "faasisünkro(onimis)lülitus".