RISC-V

RISC-V
Изображение логотипа
Разработчик Ассоциация RISC-V, инициатор разработки — Калифорнийский университет в Беркли
Разрядность

32 бита, 64 бита,

128 бит (запланировано)
Представлена 2010
Версии Unprivileged верс.20191213, privileged верс. 20190608
Архитектура RISC
Тип Регистр-регистр
Кодирование СК Фиксированный размер командного слова — 32 бита
Реализация переходов Cравнение и переход
Порядок байтов Little-endian
Размер страницы 4 KiB
Расширения M, A, F, D, Q, C, E, V, P, B
Открытая? Да
Регистры
Общего назначения

32, включая x0 всегда равный нулю,

(16 — только в расширении E и, условно, в C)
Вещественные 32 (расширения F, D, G)
SIMD

32 векторных регистра длиной от 32 до 2048 бит каждый (расширение V),

для ЦПУ рекомендуется 128 бит (Zvl128b)
Предикатные нет
Всего Регистры статусов, управления, счётчиков и таймеров
Логотип Викисклада Медиафайлы на Викискладе

RISC-V — расширяемая открытая и свободная система машинных команд на основе концепции RISC[1], предназначенная для разработки системного ПО и создания процессорных архитектур любого назначения, например для центральных микропроцессоров и микроконтроллеров (периферийных процессоров). Стандарты кодирования процессорных инструкций в виде архитектурных описаний RISC-V свободно доступны и бесплатны для изучения и использования в ПО, а так же при реализации в вычислительных ядрах непосредственно в кремнии или для конфигурирования ПЛИС. Участие в проектировании системы команд и обсуждении спецификаций архитектурных описаний открытое. Стандарт RISC-V включает специально предусмотренные биты в кодировке команд, предназначенные для развития стандартных расширений и бесконфликтного добавления других процессорных инструкций без ограничения области применения, включая коммерческие и закрытые реализации.

  1. Frequently-asked questions. RISC-V. Regents of the University of California. Дата обращения: 25 августа 2014. Архивировано из оригинала 19 февраля 2016 года.

From Wikipedia, the free encyclopedia · View on Wikipedia

Developed by Nelliwinne