RISC-V

RISC-V
Nhà thiết kếUniversity of California, Berkeley
Bits32, 64, 128
Ra mắt2010
Phiên bản2.2
Kiến trúcRISC
LoạiLoad-store
EncodingVariable
BranchCompare-and-branch
EndiannessBi[1]
Mở rộngM, A, F, D, Q, C
OpenYes
Thanh ghi
General purpose16, 32 (including one always-zero register)
Floating point32 (optional)

RISC-V (phát âm là "risk-năm") là một kiến trúc tập lệnh (ISA) phần cứng mã nguồn mở dựa trên kiến trúc tập lệnh máy tính với tập lệnh đơn giản hóa (RISC).

Dự án bắt đầu từ năm 2010 tại Đại học California, Berkeley, nhưng nhiều người đóng góp là tình nguyện viên không liên kết với trường đại học.[2] Từ tháng 3 năm 2019, một phiên bản chính thức ISA 2.2 �cho chế độ người dùng (User mode), một phiên bản ISA nháp 1.10 cho chế độ đặc quyền (Privilege mode) và một phiên bản ISA 0.13.1 dành cho chế độ gỡ lỗi (Debug mode) được đưa ra.[3]

  1. ^ “Changes to unprivileged spec for bi[g]-endian support”.
  2. ^ Lỗi chú thích: Thẻ <ref> sai; không có nội dung trong thẻ ref có tên contributors
  3. ^ Lỗi chú thích: Thẻ <ref> sai; không có nội dung trong thẻ ref có tên isa

From Wikipedia, the free encyclopedia · View on Wikipedia

Developed by Nelliwinne